-
разработка проектов и IP-ядер для IntelFPGA(Altera);
-
разработка протоколов информационного логического взаимодействия проектируемых изделий;
-
участие в разработке цифровых вычислительных устройств;
-
моделирование разрабатываемых IP-ядер;
-
участие в отладке, тестировании и испытаниях опытных образцов разработанных изделий.
-
наличие высшего технического образования или обучение на старших курсах профильных специальностей;
-
знание языка описания аппаратуры VHDL или Verilog или SystemVerilog;
-
умение читать и анализировать комбинационные/последовательные схемы и узлы с использованием логических выражений, схем и языков описания аппаратуры;
-
базовое знание типовой архитектуры ПЛИС и микроархитектуры процессора;
-
опыт работы в САПР Quartus;
-
знание основ цифровой схемотехники;
-
умение читать конструкторскую документацию, разработанную по классификации ЕСКД;
-
знакомство со скриптовыми языками (tcl, bash, make);
-
опыт построения процессорной системы для ПЛИС MicroBlaze / Nios;
-
наличие знаний в области сетевых протоколов;
-
опыт работы с измерительным и лабораторным оборудованием: осциллографами, лабораторными источниками питания, генераторами сигналов.
-
стабильная работа на крупном предприятии;
-
конкурентный уровень заработной платы;
-
оформление, предоставление льгот и гарантий в полном соответствии с ТК РФ;
-
график работы: понедельник-пятница
с 8:00 до 16:30; -
собственный бесплатный тренажерный зал;
-
наличие кафе на территории предприятия (доступные цены и разнообразное меню);
-
охраняемая авто и велопарковка;
-
работа в районе станции метро «Площадь Александра Невского» (наличие корпоративной развозки);
-
официальное оформление, белая заработная плата;
-
возможность совмещения с учебой;
-
ДМС после испытательного срока;
-
уровень заработной платы обсуждается по итогу собеседования.